- 相關推薦
PCB信號完整性分析
PCB信號完整性分析
電子設備的組裝設計就必須考慮信號完整性的設計與實現(xiàn)問題，在模擬電路中，由于采用的是單頻或窄頻帶信號，實現(xiàn)電路功能最關心的是信噪比，通常不需要討論信號波形和波形畸變。但是，在數(shù)字電路中實現(xiàn)電路功能的方式發(fā)生了根本性的變化:采用的信號為周期脈沖，工作的方式是突發(fā)性的，邏輯關系成為核心，需要嚴格保證時間間隔和時序關系。于是，就提出了保證信號完整性的設計要求。
一般可以認為信號完整性應該包括如下幾點含義:信號的波形畸變應該控制在一定的范圍之內，信號流的時序圖能滿足邏輯要求，在突發(fā)狀態(tài)下信號的產生與傳輸過程平穩(wěn)。信號完整性的破壞主要來源于兩個原因，首先是由于外界干擾，特別是傳導通道的干擾包括傳輸通道阻抗失配造成的反射影響，破壞了原來的波形;其次，數(shù)字信號在傳播時會自然地發(fā)生頻譜分散效應，改變了原來的波形。
當時鐘頻率比較高時，例如時鐘達到10MHz以上或脈沖的邊沿時間達到1ns 以下時，我們會發(fā)現(xiàn)將信號傳輸?shù)筋A想的地方并不很容易，有許多因素會影響信號完整性問題，其中包括抖動、延遲、地電位彈跳、反射、串擾、開關噪聲、電源失配、衰減、脈沖展寬、時序混亂等問題。
信號完整性問題總是要涉及信號的整個過程，因此，信號完整性保證需要整個信號工作的物理環(huán)境來實現(xiàn)。為此，有必要建立信號完整性系統(tǒng)模型。信號完整性系統(tǒng)模型應該包括完整信號源、信號的物理協(xié)調通道、信號完整接收三個部分。三個部分主要內容如下:
(1)完整信號源:保證產生信號的完整性。其中包括電源保證、噪聲的濾除、地電位、共模消除、輸出阻抗保證等內容。
(2)信號的物理協(xié)調通道: 保障信號在傳輸中不發(fā)生改變。其中包括:串音、延時、通道陷落、反射和諧振、帶寬、衰減、阻抗控制、電路鏈接等等。
(3)信號完整接收:保證無失真地高效率地接收。其中包括:輸入阻抗匹配、接地處理、多端網絡互阻抗、退耦電容、濾波電容、輸入網絡信號分配和信號保護等問題。信號完整性系統(tǒng)模型可以示意地畫成下圖的形式。
圖1，信號完整性系統(tǒng)模型
當對產品進行信號完整性(SI)分析或設計時，以下是主要考慮的幾個方面:
1)頻率:信號涉及的頻譜范圍? 實現(xiàn)電路功能對信號頻譜的要求?
2)幅度:信號的能量水平和強度要求如何，所需要保證的功率有多大?
3)時間:信號是連續(xù)的(周期信號)，或者只在一定的周期中發(fā)生和工作(例如，磁盤的寫周期或網絡的突發(fā)傳輸階段)?
4)阻抗:信號源輸出、傳輸通道和接收單元的阻抗都是多少?傳輸過程的阻抗不連續(xù)性?
5)串擾:發(fā)射設備的干擾? 射頻電流經結構進入電路的情況，結構尺寸等于波長的顯著主部或“上升時間”的主部尺寸，分布參數(shù)( 電容、電感、連接阻抗)形成的新通道？
6)邏輯和傳輸延遲:時序要求?通道延遲?頻率遷移效應?容性負載的處理?
1.反射噪聲
信號反射噪聲的形成：反射就是在傳輸線上的回波，信號功率的一部分經傳輸線傳給了負載，另一部分則向源端反射，反射是造成上沖、下沖和振鈴的直接原因，是高速電路中最常見的信號完整性問題。在高速PCB設計中，可以把導線等效為傳輸線，而不是集中參數(shù)電路中的導線，通過考察其在不同頻率下的阻抗，來研究其傳輸效應。圖1是傳輸線模型，傳輸線上的阻抗不連續(xù)會導致信號反射，傳輸線上反射信號的大小取決于傳輸線阻抗Z0與負載阻抗ZL的差別。反射信號與原信號的比值，
圖2 傳輸線模型
稱為反射系數(shù)KR，其值為：KR=（ZL-Z0）/(ZL+Z0)當R0=ZL=Z0時，KR=0，不會發(fā)生反射；KR=1,-1時，負載開路或短路，信號全部發(fā)射回去。在高速數(shù)字系統(tǒng)中，減小和消除反射的方法是根據傳輸線的特性阻抗在其發(fā)送端或接收端進行終端阻抗匹配，從而使反射系數(shù)為零。端接方法有并聯(lián)端接和串聯(lián)端接兩種。
多網絡間的串擾問題： 串擾是信號線之間不希望有的耦合， 分容性串擾和感性串擾兩種。 容性串擾就是信號線間的容性耦合，當信號線在一定程度上靠得比較近時就會發(fā)生容性耦合，引發(fā)耦合電流從而導致電磁干擾。在PCB上布兩條靠近的走線，很容易產生耦合電容，由于這種耦合電容的存在，在一條走線上的快速電壓變化會在另一條走線上產生電流信號， 即耦合電流。耦合電容的大小:C=W*L*εe*εr/d，當d越小C越大，大多數(shù)耦合電容是靠近放置兩條平行走線引起的，走線距離越近耦合電容越大，引發(fā)的容性串擾越嚴重。
對高速PCB進行布線時，如果布線空間較小或布線密度較大時，串擾問題就非常嚴重，它造成的電磁干擾嚴重影響電路的信號。為了減少串擾，布線時可以采用以下措施：對串擾敏感的信號線進行適當?shù)亩私�，通過阻抗匹配減少耦合電容從而減少串擾；
盡量增大平行走線的信號線之間的距離以減小容性串擾；在串擾較嚴重的兩條平行走線的信號線之間插入一條地線可以減小容性串擾,但是這根地線需要每隔1/4波長加一個過孔接到地層；減少兩根或多根信號線的平行長度，必要時對
平行長度很長的信號線，采用jog的布線方式，對不同速率的信號設置不同的布線層，并合理設置平面層；對于微帶傳輸線和帶狀傳輸線，將走線高度限制在高于地線平面10mils（1 mils = 0.00254 cm）以內；盡量減少環(huán)路的數(shù)量，避免產生人為的環(huán)路并盡量減小環(huán)路的面積，這樣就減少了輻射源和易感應電路，從而有效地消除感性串擾。
圖3 減少串擾的jog走線方式
2.印制線拐角特性阻抗突變的理論分析
傳輸線上傳輸高速電信號時，就會有電磁波沿傳輸線進行傳播。PCB印制線傳輸高頻信號與傳送直流或低頻信號有很大的不同。在PCB上布線時，一般采用微帶線或帶狀線技術，因此PCB印制線工作于高頻也就是微帶線或帶狀線。我們以微帶線作為印刷電路板上的傳輸線，進行理論和仿真分析。
當PCB印制線經過拐角時，印制線寬度的變化是最大的，印制線的特性阻抗變化也是最大。由于印制線在經過拐角時寬度變寬，所以走線與參考層之間的電容增大，走線的特性阻抗減小。因此，印制線拐角處存在特性阻抗不連續(xù)性，從而導致印制線上信號的反射，影響信號完整性不同幾何形狀拐角的反射和傳輸特性比較：常見PCB印制線拐角的幾何形狀：直角拐角、圓拐角、內外45度斜切拐角、45
度外斜切拐角
上圖表明在所示頻率范圍，不同幾何形狀印制線拐角的反射和傳輸特性各異。傳輸特性呈現(xiàn)優(yōu)良的次序依次為：直角
3.電源噪聲
電源的穩(wěn)定性和信號的完整性二者是密切關聯(lián)的，很多情況下影響信號畸變的主要原因是電源的供電系統(tǒng)
電源噪聲的濾出：由于不論采用何種電源分配方案，系統(tǒng)中的PCB的分層、電源板層平面的形狀、元器件的布局、過孔和管腳的分布等都會影響電源與地之間的阻抗從而產生嚴重的噪聲，造成信號畸變。為了減少電源與地之間的阻抗，最合適的一個方法是在電源和地之間放置一定數(shù)量的去耦電容，增加額外的濾波，減少電源供電系統(tǒng)阻抗。這樣既能使電路板本身特有的諧振可以被抑制掉，從而減少噪聲的產生，又能降低電路板邊緣輻射以緩解電磁兼容問題。
去耦電容的放置
電路工作頻率范圍在幾百兆赫茲時，PCB 上放置分立的去耦電容在控制http://http://www.ishadingyu.com/news/55CD1CEE1DD5AFF5.html電源供電系統(tǒng)阻抗時起到很好的作用。但頻率再高時，每個分立去耦電容的寄生電感以及板層和過孔的環(huán)路電感將會極大地降低去耦效果，因此僅僅通過PCB上放置分立的去耦電容是無法進一步降低電源供電系統(tǒng)的阻抗的。為了使電源系統(tǒng)在高頻情況下也能保持低阻抗，芯片及集成電路封裝結構子系統(tǒng)都要設置去耦電容。芯片上的電源柵格由交替放置的幾層金屬層構成，因此電源柵格之間形成了去耦電容。另外在芯片的內核電源供電部分集成人量的去耦單元。在集成電路封裝結構的上表面安裝去耦電容。這樣當頻率范圍從幾百兆赫茲到吉赫茲時，封裝結構
的電源供電系統(tǒng)的板間電容、封裝結構上放置的分立去耦電容、芯片內電源柵格之間的電容以及芯片內的去耦電容將起到很好的去耦作用。電源系統(tǒng)的各部分去耦電容分別在不同的頻率范圍內作出響應，因此通過對芯片．封裝．電路板的電源供電系統(tǒng)進行優(yōu)化設計，充分發(fā)揮各部分的濾波作用，就能有效地達到濾出電源噪聲的目的。
電源供電系統(tǒng)的布線規(guī)則：為了保證PCB 的電源供電系統(tǒng)能為系統(tǒng)提供穩(wěn)定可靠的電源，除了在電路中放置去耦電容外，在電源的布線方面也有嚴格的要求。電源布線的一般規(guī)則如下：
（1）線路板中的電源線和地線的設計尤為重要。根據不同的電路板流過電流的大小，盡量加大電源線的寬度，這樣既可以減小環(huán)路電阻，又能降低耦合噪聲：地線應短而粗，如果地線是很細的導線，接地電位就會隨電流的變化而變化，使抗噪性能降低�？梢杂么竺娣e銅層作地線用，或做成多層板，電源與地線各占用一層；為了減少阻抗，電源和地的管腳要就近打過孔，過孔和管腳之間的引線應短而粗；為了減少信號環(huán)路面積，要使電源總線靠近信號線，并且盡量不要走長的電源連線：避免分開的電源在不同的層之間重疊，如果電源層交疊，電路就會有交疊的可能，會損害電路的分離性，使得噪聲很容易通過寄生電容耦合過去。
（2）高速模擬器件一般對數(shù)字噪聲很敏感，因此模擬電路與數(shù)字電路的供電電源要分開。但有些器件，其信號跨越模擬和數(shù)字兩部分，這時可在信號跨越處放置一條回路以減小環(huán)路面積。
(3)盡量將高速和高功耗的器件放置在一起，這樣可減少電源電壓瞬時的過沖。
(4)有些器件對干擾特別敏感，如鎖相環(huán)電路，因此需要對敏感器件進行隔離。隔離方法是在電源層上刻蝕一個U形隔離槽，將敏感器件置于其中，這樣，外部噪聲只能沿著U形槽走，避免靠近敏感器件。
(5)為了提高電路的抗干擾能力，要對電路中的單片機使用電源監(jiān)控。對單片機閑置的I／O口，要接地或接電源，不要懸空。
總之，在PCB的設計中，需要把元器件的布局、布線及每種情況下應采用的何種信號完整性問題的解決方法綜合起來，才能更好地解決PCB板的信號完整性問題。
【PCB信號完整性分析】相關文章：
印刷電路板PCB信號完整性的分析05-02
基于風險分析的FPSO資產完整性管理04-28
地鐵信號系統(tǒng)安全分析04-27
防喘壓力信號管斷裂分析05-02
多模衛(wèi)星導航信號誤差分析04-30
GPS信號的多普勒效應分析04-29
藥柱結構完整性的可靠性分析04-28
時頻誤差分析法在地震信號分析中的應用05-02
小波分析在陀螺信號檢測中的應用05-02